PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-188161

(43)Date of publication of application: 24.07.1990

(51)Int.CI.

H02M 3/07 G11C 16/06 H01L 27/04 H01L 27/10

(21)Application number: 01-005811

(71)Applicant:

SEIKO EPSON CORP

(22)Date of filing:

12.01.1989

(72)Inventor:


IWAMATSU SEIICHI

(54) STATIC BOOSTING CIRCUIT

(57)Abstract:

PURPOSE: To generate high voltage statically by coupling not less than two voltage generating elements composed of ferroelectric film in series.

CONSTITUTION: A static boosting circuit has voltage generating elements coupled in not less than two in series composed of ferroelectric film, in which voltage VG1 is applied to a clock pulse voltage circuit between supply voltage VDD and earth voltage Vss and voltage VF1 to VF2 is generated. After that, when gate voltage VG2 is applied to a MOS type FET between the voltage elements for an open condition, high voltage Vout is generated between the earth voltage Vss.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

① 特許出願公開

@公開特許公報(A) 平2-188161

®Int. Cl. 3 H 02 M 3/07 G 11 H 01

識別記号 庁内整理番号

G

43公開 平成2年(1990)7月24日

7829-5H

481

7514-5F 8624-5F

G 11 C 17/00

309

審査請求 未請求 請求項の数 1 (全2頁)

静的昇圧回路 60発明の名称

> 頭 平1-5811 20特

頭 平1(1989)1月12日 四出

岩 松 勿発 明 者

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

セイコーエプソン株式 29 人 の出

東京都新宿区西新宿2丁目4番1号

会社

外1名 弁理士 上柳 雅誉 個代 理 人

1. 発明の名称

肿的界压回路

2. 特許請求の範囲

2 つ以上の強誘電体膜から成る電圧発生素子に クロック・パルス電圧を印加して電圧を発生させ ると共に、 該電圧発生素子間にスイッチ素子を挿 入し、 直列に結合し、 高電圧を発生させる事を特 徴とする静的昇圧回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体集積回路における静的(スタチ ック)昇圧回路に関する。

(従来の技術)

従来、MOS型半導体集積回路装置等の半導体 集積回路装置の昇圧回路にはブーストラップと称 し、 コンデンサを用いてコンデンサに蓄積する電 商をスイッチ回路によりクロック助作して、 ダイ ナミック(助的)に昇圧する回路方式が用いられ るのが進例であった。

(発明が解決しようとする課題)

しかし、 上紀従来技術によると、 ダイナミック 昇圧回路では、 高度圧が一時的にしか発生するこ とができず、高電圧電源として使用する場合には 交流として扱わねばならず、 内部回路もダイナミ ック回路に限定されるという課題があった。

本尭明は、かかる従来技術の課題を解決し、ス タチック昇圧回路を提供する事を目的とする。

(課題を解決するための手段)

上記課題を解決するために本発明は静的昇圧回 路に関し、 2 つ以上の強誘電体膜から成る電圧形 生素子にクロック・パルス電圧を印加して電圧を 現生させると共に、 鉄電圧発生素子間にスイッチ 素子を排入し、 直列に結合し、 高電圧を発生させ る手段をとる。

(実施例)

以下、実施例により本発明を詳述する。

特閒平2-188161(2)

第1図は本発明の一実施例を示す静的昇圧回路 である。

いま、強誘電体膜から成る電圧発生素子にVFI 及びVFIなる電圧を、電源電圧VFIBとアース電圧 VFIを印加して、発生させた後、電圧素子間に押 入された、MOS型FETのゲート電圧VFIを印か 加してオープン状態となると、高電圧VOutが アース電圧VFIとなることとなる。 発生することとなる。 発生することとなる。 発生することとないのが アース電圧VFIEVFIE SVとすると、中では、 なり、例えばVFIEVFIE SVとするようで、 を出来るだけ低く押える必要がある。 前記 VFIと なり、であたけ低く押える必要がある。 前記 VFIと は、サールでは、では、のは、このスイッチ素子の抵抗分による電圧低下があるからである。

この様に強誘電体膜から成る電圧発生素子を直 列に2個以上結合することにより、 高電圧がスタ チックに発生させることができ、 スタチック な集 傾回路装置の電源と して用いることができ、 とり わけ、 スタチック・ R A M の電源として該静的昇 圧回路を用いることにより記憶回路の記憶をほぼ 半永久的に保持する事ができる。

(発明の効果)

本税明によりスタチック昇圧回路が提供できる 効果がある。

4. 図面の簡単な説明

第1図は本発明の一実施例を示すスタチック昇 END 圧回路である。

V Fi V Fi ··· 強誘電体膜電圧発生素子電圧

V 电源电压


Vss・・・アース単圧

V•1…電圧印加回路へのクロック電圧

Vee…スイッチ素子への印加電圧

以上

出願人 セイコーエブソン株式会社 代理人 弁理士 上柳雅巻 他1名



第 1 図

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第4区分

【発行日】平成9年(1997)2月7日

【公開番号】特開平2-188161

【公開日】平成2年(1990)7月24日

【年通号数】公開特許公報2-1882

【出願番号】特願平1-5811

【国際特許分類第6版】

HO2M 3/07

G11C 16/06

H01L 27/10 481

[FI]

H02M 3/07 8726-5H H01L 27/10 481 7735-4M G11C 17/00 309 D 9176-5L

手続補正費 (自発)

適

平成 8年 1月12日

特势户县官股

1. 特許出願の表示

平成 1年 特 許 顧 第 6811号

2、発明の名称

静的异压回路

3、 補正をする者

事件との関係 出願人

東京都新宿区西新宿2丁目4番1号 (286) セイコーエプソン株式会社 代表取締役 安川 英 昭

4. 代 理 人

⇒ 163 東京都新宿区図新宿2丁目4番1号 セイコーエブリン株式会社内 (0298) 金種士 鈴太 東三郎

(9338) 弁理士 鈴木 写三郎 連絡先 25348-8531 内線2810--2815



5. 補正の対象

剪細會

套盔 🔊

6、 補正の内容

別紙の温り

爭 税 勸 正 啓

- 1.特許請求の範囲を別紙のごとく補正する。
- 2. 明和書館2 其第13行目~第18行目において、

「上記課題・・・・手段をとる。」とあるを、

「上記課題を解決するために、本発明の節的昇圧回路は、複数の強誘電体膜からなる複数の電圧発生素子と、前記複数の電圧発生素子に、クロック・パルス電圧を印加する電圧印可手段と、前記複数の電圧発生素子を直列接続するスイッチ手段とを有することを特徴とする。

また、前記スイッチ手段は、前記複数の電圧発生第子間に接続されるMOSトランジスクであることを特徴とする。」と前正する。

以上

化理人 鈴水喜三郎

存許請求の舞題

- (1) 複数の強誘電体度からなる複数の電圧発生素子と、
- 前記複数の電圧発生素子に、クロック・パルス電圧を印加する電圧印可手段と、
- (2) 前記スイッチ手段は、前記複数の電圧発生素子間に接続されるMOSトラ
- ンジスタであることを特徴とする請求項」に記載の辞的昇圧回路。